T 計算機組成與系統結構X 試 卷（作業考核 線上2） A 卷
技術標籤：計算機網路
T 計算機組成與系統結構X 試 卷（作業考核 線上2） A 卷
一 選擇題 （單項選擇，每小題1分，共40分）
1.計算機系統中的存貯器系統是指（ D ）。
A RAM存貯器 B ROM存貯器
C 主存貯器 D cache、主存貯器和外存貯器
2.相聯存貯器是按（ C ）進行定址的存貯器。
A 地址方式 B 堆疊方式 C 內容指定方式 D 地址方式與堆疊方式
3.若浮點數用補碼錶示，則判斷運算結果是否為規格化數的方法是（ C ）。
A 階符與數符相同為規格化數
B 階符與數符相異為規格化數
C 數符與尾數小數點後第一位數字相異為規格化數
D數符與尾數小數點後第一位數字相同為規格化數
A -215 ~ +（215 -1） B -（215 –1）~ +（215 –1）
C -（215 + 1）~ +215 D -215 ~ +215
5.某SRAM晶片，儲存容量為64K×16位，該晶片的地址線和資料線數目為（ D ）。
A 64，16 B 16，64 C 64，8 D 16，16
6.中斷向量地址是（ C ）。
A 子程式入口地址 B 中斷服務例行程式入口地址
C中斷服務例行程式入口地址的指示器 D 中斷返回地址
7.馮·諾依曼機工作的基本方式的特點是（ B ）。
C 堆疊操作 D 存貯器按內容選擇地址
8.在定點二進位制運算器中，減法運算一般通過（ D ）來實現。
A 原碼運算的二進位制減法器 B 補碼運算的二進位制減法器
C 原碼運算的十進位制加法器 D 補碼運算的二進位制加法器
9.主存貯器和CPU之間增加cache的目的是（ A ）。
A 解決CPU和主存之間的速度匹配問題
B 擴大主存貯器容量
C 擴大CPU中通用暫存器的數量
D 既擴大主存貯器容量，又擴大CPU中通用暫存器的數量
10.為了便於實現多級中斷，儲存現場資訊最有效的辦法是採用（ B ）。
A 通用暫存器 B 堆疊 C 儲存器 D 外存
A. 64K B. 32K C. 64KB D. 32 KB
12.計算機操作的最小時間單位是（ A ）。
A．時鐘週期 B．指令週期 C．CPU週期 D．微週期
13.微程式控制器中，機器指令與微指令的關係是（ D ）。
A. 每一條機器指令由一條微指令來執行
B. 每一條機器指令由一段微指令編寫的微程式來解釋執行
C. 每一條機器指令組成的程式可由一條微指令來執行
D. 一條微指令由若干條機器指令組成
14.發生中斷請求的條件之一是（ C ）。
A. 一條指令執行結束 B. 一次 I/O 操作結束
C. 機器內部發生故障 D. 一次DMA 操作結束
15.假定下列字元碼中有奇偶校驗位，但沒有資料錯誤，採用偶校校驗的字元碼是（ D ）。
A 11001011 B 11010110 C 11000001 D 11001001
16.完整的計算機系統應包括（ D ）。
A 運算器、儲存器、控制器 ； B 外部裝置和主機 ；
C 主機和實用程式 ； D 配套的硬體裝置和軟體系統 ；
17.某一RAM晶片，其容量為512×8位，包括電源和接地端，該晶片引出線的最小數目應是（ D ）。
A 23 B 25 C 50 D 19
18.至今為止，計算機中的所有資訊仍以二進位制方式表示的理由是（ C ）。
A．節約元件 B 運算速度快
C 物理器件的效能決定 D 資訊處理方便
19.在CPU中跟蹤指令後繼地址的暫存器是___B___。
A 主存地址暫存器 B 程式計數器 C 指令暫存器 D 狀態條件暫存器
20.採用DMA方式傳送資料時，每傳送一個數據就要用一個（ C ）時間。
A.指令週期 B.機器週期 C.儲存週期 D.匯流排週期
21.在單級中斷系統中，CPU一旦響應中斷，則立即關閉（ C ）標誌，以防本次中斷服務結束前同級的其他中斷源產生另一次中斷進行干擾。
A 中斷允許 B 中斷請求 C 中斷遮蔽 D 中斷保護
22.CPU響應中斷時，進入“中斷週期”，採用硬體方法保護並更新程式計數器PC內容，而不是由軟體完成，主要是為了（ B ）。
A 能進入中斷處理程式，並能正確返回源程式 B 節省主存空間
C 提高處理機速度 D 易於編制中斷處理程式
23.採用虛擬存貯器的主要目的是（ A ）。
A 提高主存貯器的存取速度 B 擴大主存貯器的存貯空間，並能進行自動管理和排程
C 提高外存貯器的存取速度 D 擴大外存貯器的存貯空間
24.運算器雖有許多部件組成，但核心部件是（ B ）。
A.資料匯流排 B.算術邏輯運算單元 C.多路開關 D.累加暫存器
25.單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個運算元以外，另一個數常需採用（C ）。
A.堆疊定址方式 B.立即定址方式 C.隱含定址方式 D.間接定址方式
26.為確定下一條微指令的地址，通常採用斷定方式，其基本思想是（ C ）。
A.用程式計數器PC來產生後繼微指令地址
B.用微程式計數器μPC來產生後繼微指令地址
C.通過微指令順序控制欄位由設計者指定或由設計者指定的判別欄位控制產生後繼微指令地址
D.通過指令中指定一個專門欄位來控制產生後繼微指令地址
27.微指令操作碼長9位，採用欄位直接編碼方式，分3段每段3位。則共能表示 種微命令，最多可並行（ A ）個。
A．21，3 B．9，9 C．24，2 D．18，3
28.週期挪用方式常用於（ A ）方式的輸入/輸出中 。
A DMA B 中斷 C 程式傳送 D 通道
29.下列數中最大的數是（ B ）。
A．（10011001）2 B.（227）8 C.（98）16 D.（152）10
30.（ D ）表示法主要用於表示浮點數中的階碼。
A. 原碼 B. 補碼 C. 反碼 D. 移碼
31.在小型或微型計算機裡，普遍採用的字元編碼是（ D ）。
A. BCD碼 B. 16進位制 C. 格雷碼 D. ASCⅡ碼
32.下列有關運算器的描述中，（ B ）是正確的。
A.只做算術運算，不做邏輯運算 B. 只做加法
C.能暫時存放運算結果 D. 既做算術運算，又做邏輯運算
33.EPROM是指（ D ）。
A. 讀寫儲存器 B. 只讀儲存器
C. 可程式設計的只讀儲存器 D. 光擦除可程式設計的只讀儲存器
34.設［X］補=1.x1x2x3x4,當滿足（ A ）時，X > -1/2成立。
A．x1必須為1，x2x3x4至少有一個為1 B．x1必須為1，x2x3x4任意
C．x1必須為0，x2x3x4至少有一個為1 D．x1必須為0，x2x3x4任意
35.CPU主要包括（ B ）。
A.控制器 B.控制器、 運算器
C.運算器和主存 D.控制器、ALU和主存
36.在指令的地址欄位中，直接指出運算元本身的定址方式，稱為（ B ）。
A. 隱含定址 B. 立即定址 C. 暫存器定址 D. 直接定址
37.儲存器位擴充套件是指增大了（ B ）
A．字數 B．字長 C．速度 D．以上都不是
38.計算機問世至今，新型機器不斷推陳出新，不管怎樣更新，依然保有“儲存程式”的概念，最早提出這種概念的是（ B ）。
A.巴貝奇 B.馮. 諾依曼 C.帕斯卡 D.貝爾
39.下列不屬於微指令設計所追求的目標的是（ D ）。
A．提高微程式的執行速度 B．縮短微指令的長度
C．提高微程式設計的靈活性 D．增大控制儲存器的容量
40.外儲存器與記憶體儲器相比，外儲存器（ D ）。
A.速度快，容量大，成本高 B.速度慢，容量大，成本低
C.速度快，容量小，成本高 D.速度慢，容量大，成本高
二 判斷題（每小題1分，共20分）
1.EPROM是可改寫的，因而也是隨機儲存器的一種。（ F ）
2.半導體RAM資訊可讀可寫，且斷電後仍能保持記憶。（ F ）
3.垂直型微指令採用較長的微程式結構去換取較短的微指令結構。（ T ）
4.多體交叉儲存器主要解決擴充容量問題。（ F ）
5.一個指令週期由若干個機器週期組成。（ T ）
6.Cache的功能由軟硬體共同實現。（ F ）
7.與微程式控制器相比，組合邏輯控制器的速度較快。（ T ）
8.計算機唯一能直接執行的語言是機器語言。（ T ）
9.第一臺電子數字計算機ENIAC採用的就是二進位制表示資料。（ T ）
10.一位十進位制數用BCD碼錶示需要4位二進位制碼。（T ）
11.DRAM晶片地址線複用是為了減少晶片引出線的數目。（ T ）
12.定點機算術運算會產生溢位是因為記憶體容量不夠大。（ F ）
13.浮點加減運算中，尾數溢位則表示浮點運算溢位。（ F ）
14.計算機中採用多級儲存系統的目的是為了解決儲存器容量、速度、價格之間的矛盾，取得儘可能理想的效能價格比。（ T ）
15.運算器的核心部件是ALU。 （ T ）
16.儲存器的存取週期是指儲存器的讀出時間。（ F ）
17.DRAM必須重新整理。（ T ）
18.儲存器主要用來存放程式。（ F）
19.運算器的功能是進行算術運算。（ F ）
20.控制儲存器用來存放實現全部指令系統的所有微程式。（ T ）
三 （8分）某微機的指令格式如下所示：
15 10 9 8 7 0
操作碼 X D
其中，D表示位移量，X為定址特徵位，且有：
X=00——直接定址；
X=01——用變址暫存器X1進行變址定址；
X=10——用變址暫存器X2進行變址定址；
X=11——相對定址。
設（PC）=1234H，（X1）=0037H，（X2）=110AH（H代表十六進位制數），請確定下列指令中運算元的有效地址。
(1)4420H (2)2244H (3)13DFH (4)3525H
(1) X=00，D=20H，有效地址EA=20H；
(2) X=10，D=44H，有效地址EA=110AH+44H=114EH；
(3) X=11，D=DFH，有效地址EA=1234H+DFH=1313H；
(4) X=01，D=25H，有效地址EA=0037H+25H=005CH；
四 （10分）某計算機有5級中斷，硬體中斷響應從高到低優先順序是：I1→I2→I3→I4→I5。回答下列問題：
（1）在下表中設計各級中斷處理程式的中斷遮蔽碼（假設1為遮蔽，0為開放），使中斷處理優先順序為I5→I1→I4→I3→I2。
（2）若在執行主程式的t1時刻（如下圖所示），同時出現I2、I3級中斷請求，而在CPU處理其中I3級中斷過程中某時刻（記為t2）又同時出現I4、I5級中斷請求。請按（1）設定的中斷處理次序在下圖中畫出CPU執行上述程式的軌跡，並在t軸上標註t2時刻。
（1）遮蔽碼設計如下表所示。
（2）作圖如下。其中進入某級中斷即刻被打斷，用較短線段表示即可。
五 （10分）設浮點數字長為16位，其中階碼是5位移碼，尾數是11位補碼（含1位數符），基值為2。請將十進位制數（11/128）按上述格式表示成二進位制規格化浮點數，並寫出該格式的規格化浮點數表示數的範圍。
11/128 = 1011B×2-7 =0.1011000000B×2-3
真值-3用5位移碼錶示為24+（-3）=13=1101B
尾數0.1011000表示成11位補碼為0.1011000000 故11/128按題意要求的二進位制規格化浮點表示為：1101；0.1011000000 （或寫：0.1101000000×21101）
規格化的尾數負值範圍-1~-0.5，規格化的尾數正值範圍0.5 ~（1-2-10），
階的範圍是-16~+15
故有該格式規格化浮點數表示數範圍如下--
負值： -215 ~ -2-1×2-16 （2-1+2-10）
正值： 2-1×2-16 ~ （1-2-10）×215
其中2-1可以寫為（2-1+2-10）；另外寫法上可以比較自由，四個最值對應相同即可。