通信設備硬件工程師應該具備的基本能力和知識
對於硬件工程師來說，技術要求究竟是要到什麽程度呢？
當然，從從小受到的教育中我們知道對於知識要理解透徹，越深入越好，對於任何一個知識點，通過基本公式，用數學工具推導到最後來驗證高級定律和公式。我想對於這一點，高考物理是達到了極點，高中物理知識其實不難，但是我們為了選拔的目的，把物理各種定律糅合在一起，結合一些腦筋急轉彎，復雜的運算，造成高考物理是最難的科目了。
如果我們拿著解高考物理難題的精神來解決硬件問題，當然精神可嘉，工作之余還是值得鼓勵這種學習和探索精神的；但是對於項目開發卻是沒有多少好處，畢竟硬件工程師的工作是工程開發，在規定的時間和預算之內完成硬件項目，而不是你在這個時間呢自己推導出來了什麽公式和計算結果，那是科學家的工作，那是Research的工作。
工程開發一個重要特點就是“踩在前人的足跡”，就是通過過去幾十上百年的工程實踐，對於各種情況有了很多經驗數據和經驗方法，比如對於PCB layout來說，基本上每個公司都有自己的design guidelines/check list,這就是公司在過去很多項目中總結出來的，每一條可以說都付出了“血”的代價，這是對於板級設計來說了；對於核心芯片和器件，就更是如此了，芯片或器件公司幾十數百人歷時數年搞出來的一款芯片和器件，又豈是你通過幾百頁datasheet可以徹底理解的。
大多數情況下，知道主要接口，參數，功能和性能就足夠了，尤其是芯片/器件公司提供的design guidelines或者application notes，裏面一般都是芯片/器件工程師的肺腑之言，經驗之談，一般來說沒有個十年二十年工作經驗的工程師是寫不了這些東西的。
看起來雖然很簡單，看起來像是廢話，但是細細分析，結合電路定理和電磁定律，略微分析，就會發現簡直字字珠璣。剛畢業的好學生（一般來說學習好，喜歡啃難題，學習能力強，求知欲強）初幹硬件設計，就會發現涉及的知識點和技術要點太多了，如果這個知識點想要理解透徹，那個知識點也要理解透徹，會發現一天24小時根本不夠用，但是對不起，公司請你過來不是讓你學習的，是要幹硬件設計的，過一個月就要見原理圖了，你還在這捧著OrCAD手冊一個命令一個命令學習OrCAD使用技巧，研究為啥要有串行電阻呢，研究這個電容是取0.1uF還是0.01uF... 。
有求知欲是好事，但是那是在工作之余，項目之余，虛心向前輩學習，盡量利用各種design guidelines，盡快完成設計工作，記錄自己的知識缺點，在業余時間努力學習，理解透徹，通過設計驗證/測試，加深對於知識點的了解，這才是正確的工作方法。
我在剛畢業的時候欣喜的發現傳輸線理論太重要了，遂花了一個月把傳輸線理論努力了一把，並推導了大量公式進行驗證，其實總結起來就是幾句話，阻抗匹配，如果接收端阻抗大於發送端，信號會怎麽樣；如果小於，信號會怎麽樣；如果開路，會怎麽樣；如果短路，會怎麽樣，這幾條基本每本信號完整性的書上都會介紹，也不會有很復雜的數學公式推導，知道就行了，然後就是如何平衡發射端的阻抗，串行電阻，PCB阻抗，匹配阻抗等等，都是簡單的數學公式。
所以說，對於求知欲特別強的人（比如我），有時候一定要學會“淺嘗輒止”，充分利用前輩經驗，避免陷入技術的誤區，比如放著公式不用，非得自己用二重積分推導一遍。硬件開發最主要的特點就是“廣博”，什麽東西都要知道，一個好的硬件工程師就要什麽都要懂一點，當然對於某些方面能夠深入一些到原理層次就更好了。
就像 Blog標題說的：關於硬件設計的各種技術/標準/芯片/器件都要知道，需要的時候，能夠信手拈來，功能性能，參數特性，優點缺點。
那一個通信設備應該具備哪些基本知識和能力呢
1、快速學習的能力：
一方面，通信技術，標準，芯片更新的太快了，快到你根本來不及系統的了解它，只能通過特定的項目，需求進行了解；另一方面對於公司來說，需要做的硬件產品也是變化很快，客戶需要T1， E1， PDH， SDH，Ethernet, VoIP， Switch， Router, 沒有人是什麽都懂的，都需要能夠結合客戶的需求，選擇的芯片方案進行詳細了解，尤其對於接口協議和電氣特性。
2、通信協議和標準的理解：
通信設備，顧名思義，就是用來實現多種通信協議（比如T1, E1, V.35，PDH, SDH/SONET, ATM, USB, VoIP, WiFi, Ethernet, TCP/IP，RS232等等常用協議）實現通信的設備，各種電路，PCB板，電源都是為了通信協議服務的。
通信協議一般都是由芯片實現，要麽是成熟的 ASIC，要麽是自己開發的FPGA/CPLD，芯片工程師或者FPGA工程師比硬件工程師跟靠近通信協議，他們需要對於通信協議理解很透徹，實現各種邏輯上的狀態機以及滿足協議規定的電氣參數標準。按照OSI的七層模型，硬件工程師尤其需要專註於一層物理層和二層數據鏈路層的協議標準，以 Ethernet距離，物理層是由PHY/transceiver芯片完成，數據鏈路層是由MAC/switch 芯片完成，對於從事Ethernet相關開發的硬件工程師來說，需要對於PHY和Switch芯片理解透徹，從編碼方式，電氣參數，眼圖標準，模板，信號頻率到幀格式，轉發處理邏輯，VLAN等等。
對於傳統PDH/SDH/SONET設備就更是如此，PDH/SDH/SONET是更硬件的設備，就是說主要協議都是通過ASIC實現的，軟件的功能主要是管理，配置，監視，告警，性能，對於硬件工程師來說，必須要熟悉使用的相關協議和接口標準，尤其對於電氣規範，眼圖模板，這樣在設計驗證的時候才能胸有成竹。
3、寫文檔的能力：
誠如軟件設計一樣，好的軟件設計需要好的設計文檔，明確需求，實現什麽功能，達到什麽驗收標準，隨著芯片集成度的增加，接口速率的提高，單板復雜度的提高，硬件設計也越來越復雜以及對應熱穩定性，可靠性，電磁兼容，環境保護的要求，已經不是通過小米加步木.倉的遊擊戰可以解決了，每一個硬件項目都是一場戰爭，都需要好好的規劃，好好的分析，這就需要好好做文檔。
對於硬件工程師來說，最重要的文檔有兩個：一個是硬件設計規範（HDS : hardware design specification）和硬件測試報告（一般叫EVT：Engineering Validation& Test report或者DVT: Design Validation & Test report），對於HDS的要求是內容詳實，明確，主芯片的選擇/硬件初始化，CPU的選擇和初始化，接口芯片的選擇/初始化/管理，各芯片之間連接關系框圖（Block Diagram），DRAM類型/大小/速度，FLASH類型/大小/速度，片選，中斷，GPIO的定義，復位邏輯和拓撲圖，時鐘/晶振選擇/拓撲，RTC的使用，內存映射（Memory map）關系， I2C器件選擇/拓撲，接口器件/線序定義，LED的大小/顏色/驅動，散熱片，風扇，JTAG，電源拓撲/時序/電路等等。
對於DVT來說，要求很簡單也很復雜：板卡上有什麽接口，芯片，主要器件，電路，就要測試什麽，尤其在板卡正常工作的情況下的電源/電壓/紋波/時序，業務接口的眼圖/模板，內部數據總線的信號完整性和時序（如MII, RGMII, XAUI, PCIe，PCM bus, Telecom Bus, SERDES, UART等等），CPU子系統（如時鐘，復位，SDRAM/DDR，FLASH接口）。
好的硬件工程師無論是做的文檔還是報道都是令人一目了然，這個硬件系統需要用什麽方案和電路，最後驗證測試的結果如何。內容詳實，不遺漏各種接口/電路；簡單名了，不說廢話；圖文並茂，需要的時候一個時序圖，一個示波器抓圖就很能說明問題了。
4、儀表/軟件的使用能力：
儀表包括電烙鐵，萬用表，示波器，邏輯分析儀，誤碼儀，傳輸分析儀，以太網測試儀Smartbits/IXIA，熱量計，衰減器，光功率計，射頻信號強度計等等；軟件包括Office（Outlook，Word, Excel， PowerPoint, Project, Visio），PDF，常用原理圖軟件Pads或者OrCAD，常用PCB軟件Pads或者Allegro，Allegro Viewer，電路仿真軟件PSPICE，信號仿真軟件HyperLynx等等。
無論儀表還是軟件，在政治經濟學裏說都是生產工具，都是促進生產力提高的，作為硬件工程師來說，這些儀表和軟件就是手中的木.倉炮，硬件工程師很大一部分能力的體現都在與儀表和軟件的使用上，尤其對於原理圖軟件和示波器的使用，更是十分重要，原理圖軟件的使用是硬件設計的具體實現，通過一個個器件的擺放，一個個NET的連接，構成了是十分復雜的硬件邏輯軟件，是整個硬件設計的核心工作，任何一個原理圖上的失誤和錯誤造成的損失都是巨大的，真是“如履薄冰，戰戰兢兢”。
另外，原理圖軟件的使用還體現在原理圖的美觀上，好的設計，簡單明了，註釋明確，無論是誰，順著思路就能很快搞清楚設計意圖，需要特別註意之處，不好的設計，東一個器件，西一個器件，沒有邏輯，命名怪異，難以理解，日後維護起來相當麻煩；示波器在所有測試儀表之中，對於硬件工程師是最重要的，無論原理圖還是PCB都是設計工作，但是任何設計都需要仔細的驗證測試，尤其在信號方面，都需要大量的示波器工作，不會正確的使用示波器根本談不上正確的驗證，接地有沒有接好，測試點的選擇，觸發的選擇，延時的選擇，幅度、時間的選擇，都決定著測試的結果。如果錯誤的使用示波器必然帶來錯誤的測試結果，這種情況下，有可能本來是錯誤的設計被誤認為是正確的，帶來巨大的隱患；本來是正確的設計被誤認為是錯誤的，帶來大量的時間精力浪費。
5、電路設計的能力：
隨著芯片集成度的提高，硬件設計似乎變簡單了。首先是邏輯連接，其次考慮信號完整性需要的串行電阻選擇和並行電容選擇，電源濾波，退耦。不過對於好的硬件工程師來說，簡單的邏輯連接（這個芯片的同樣總線的輸出接另一個芯片的輸入，等等），只是硬件設計的最基本技能，電路是芯片功能，通信協議和各種軟件的載體，沒有對電路的深入理解，根本談不上對硬件設計的深入理解，尤其對於芯片後面列的電氣性能參數或者離散器件各種參數的理解，胡亂亂接，可能在3.3V的總線上可以工作，但是現在工作電壓已經降到1V了，什麽概念，信號線上的噪聲都已經大到可以使采樣出現誤判了，隨著信號速率的提高和工作電壓的降低，數字信號已經越來越模擬化了，這就需要對於PCB的阻抗，容抗，感抗，離散器件（電阻，電容，電感，二極管，三極管，MOSFET，變壓器等），ASIC的接口電氣參數深入了解，這都需要對電路原理，模擬電路甚至電磁場理論深入學習，電路可以說是電磁場理論的子集，沒有電磁場理論的理解，根本談不上對於電容，電感，串擾，電磁輻射的理解。
尤其對於電源電路設計上，現在芯片電壓多樣化，電壓越來越低，電流越來越大，運營商對於通信設備功耗的嚴格要求，散熱要求，對於電源設計的挑戰越來越大。可以說，對於一個硬件設計來說，40%的工作都是在於電源電路的原理圖/PCB設計和後期測試驗證，電源電路設計是硬件工程師電路能力的集中體現，各種被動器件、半導體器件、保護器件、DC/DC轉換典型拓撲，都有很多參數，公式需要考慮到，計算到。
6、溝通和全局控制的能力：
硬件工程師在一個硬件項目中，一般處於Team leader的作用，要對這個硬件項目全權負責，需要協調好PCB工程師，結構工程師，信號完整性工程師，電磁兼容工程師等各種資源，並與產品經理，項目經理，軟件工程師，生產工程師，采購工程師緊密配合，確保各個環節按部就班，需要對整個項目計劃了然於胸，各個子任務的發布時間，對於可能出現的技術難題和風險的估計，控制。
對於外部來說，硬件工程師還要與芯片的分銷商，FAE處理好關系，爭取獲得更大的技術支持和幫助；與EMC實驗室，外部實驗室打好交道，獲得更靈活的測試時間和更多的整改意見。
通信設備硬件工程師應該具備的基本能力和知識