11 月 24 日訊息，今日，EDA（積體電路設計工具）智慧軟體和系統企業芯華章正式釋出四款擁有自主智慧財產權的數字驗證 EDA 產品，以及統一底層框架的智 V 驗證平臺。

瞭解到，芯華章表示，本次釋出的平臺及產品，在實現多工具協同、降低 EDA 使用門檻的同時，提高晶片整體驗證效率。它們分別具備以下優勢：

智 V 驗證平臺（FusionVerify Platform）

由邏輯模擬、形式驗證、智慧驗證、FPGA 原型驗證系統和硬體模擬系統在內的五大產品系列，和智慧編譯、智慧除錯以及智慧驗證座艙等三大基座組成。

智 V 驗證平臺具備統一的除錯系統、編譯系統、智慧分割技術、豐富的場景激勵源、統一的雲原生軟體架構，能融合不同的工具技術，對各類設計與不同的場景需求，提供定製化的全面驗證解決方案，解決當前產業面臨的點工具各自為政的相容性挑戰，以及資料碎片化導致的驗證效率挑戰。智 V 驗證平臺能有效提高驗證效率與方案的易用性，並帶來點工具無法提供的驗證效益。

樺捷（HuaPro-P1）—— 高效能 FPGA 原型驗證系統

基於 FPGA 硬體和擁有自主智慧財產權的全流程軟體，可幫助 SoC/ASIC 晶片客戶實現設計原型的自動綜合、分割、優化、佈線和除錯，可自動化實現智慧設計流程，有效減少使用者人工投入、縮短晶片驗證週期，為系統驗證和軟體開發提供大容量、高效能、自動實現、可除錯、高可用的新一代智慧矽前驗證系統。

穹鼎（GalaxSim-1.0）—— 國內領先的數字模擬器

使用新的軟體構架提供多平臺支援，支援不同的處理器計算平臺，如 X86、ARM 等，並且已在多個基於 ARM 平臺的國產構架上測試通過。可結合芯華章的穹景 GalaxPSS 智慧驗證系統的通用偵錯程式和通用覆蓋率資料庫，穹鼎模擬器能夠高效地配合其他驗證工具，提供統一的資料介面。支援 IEEE1800 SystemVerilog 語法、IEEE1364 Verilog 語法，以及 IEEE1800.2 UVM 方法學，在語義解析、模擬行為、時序模型上，已達到主流商業模擬器水平。

穹景（GalaxPSS）—— 新一代智慧驗證系統

基於 Accellera PSS 標準和高階驗證方法學的融合，針對目前和將來複雜驗證場景，自動生成場景，降低對工程師手工編寫場景的經驗依賴，為晶片產生更多高效的測試場景和測試激勵，提高驗證的場景覆蓋率和完備性。PSS 生成的程式碼具備可移植性，可以確保適用在軟體模擬、硬體模擬、FPGA 原型驗證，甚至系統驗證上，提供從單一平臺驗證到多平臺互動驗證。

穹瀚（GalaxFV）—— 國內 EDA 領域率先基於字級建模的可擴充套件形式化驗證工具

採用高效能字級建模（Word-Level Modeling）方法構建，具備高效能表現、高度可擴充套件性、友好的拓展介面，在模型上已達到國際先進水平。搭載了高併發高效能求解器、智慧排程演算法引擎以及專用斷言庫，可在充分利用算力，提高並行效率的同時，有效提高易用性和使用效率，為形式化驗證應用於產業降低了門檻。