6 月 1 日訊息在今日召開的 2021 臺北國際電腦展（Computex 2021）上，AMD CEO蘇姿豐釋出了 3D Chiplet 架構，這項技術首先將應用於實現“3D 垂直快取”（3D Vertical Cache），將於今年年底前準備採用該技術生產一些高階產品。

蘇姿豐表示，3D Chiplet 是 AMD 與臺積電合作的成果，該架構將 chiplet 封裝技術與晶片堆疊技術相結合，設計出了銳龍 5000 系處理器原型。

官方展示了該架構的原理，3D Chiplet 將一個 64MB 的 7nm 的 SRAM 直接堆疊在每個核心複合體之上，從而將供給“Zen 3”核心的高速 L3 快取數量增加到 3 倍

3D 快取直接與“Zen 3”的 CCD 結合，通過矽通孔在堆疊的晶片之間傳遞訊號和功率，支援每秒超過 2TB 的頻寬。

瞭解到，3D Chiplet 架構的處理器與目前的銳龍 5000 系列外觀上完全相同，官方展示了一個 3D Chiplet 架構的銳龍 9 5900X 原型（為了方便展示，官方拆了蓋子）。

蘇姿豐稱，在實際裝置中，一個單獨的 SRAM 將與每一塊 CCD 結合，每塊 CCD 可獲得的快取數量為 96MB，而或在單個封裝中的 12 核或 16 核處理器總共可獲得 192MB 的快取。